JST-118-PCT reterence (9)

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-167596

(43) Date of publication of application: 25.06.1996

(51)Int.CI.

H01L 21/3065 C23C 16/50

C23F 4/00 H01L 21/205

(21)Application number: 06-331925

(71)Applicant : SONY CORP

(22)Date of filing:

09.12.1994

(72)Inventor: SANO NAOKI


SAMEJIMA TOSHIYUKI

(54) PLASMA TREATMENT DEVICE, PLASMA TREATMENT METHOD, AND MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To provide a plasma treatment device which is capable of efficiently blocking out plasma to restrain it from causing damage to a work.

CONSTITUTION: A plasma treatment device is equipped with a plasma generating chamber 10 which generates plasma and a plasma treatment chamber 20 where a work 50 to treat with plasma is arranged, wherein at least a plasma isolating mesh plate 40 is arranged between the plasma generating chamber 10 and the plasma treatment chamber 20, and openings 43 are provided in the mesh plate 40 and below twice as long in diameter as Debye length. Or, a voltage V0 which meets a formula, 0<V0≤30 volts, may be applied to the mesh plate 40.



THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-167596

(43)公開日 平成8年(1996)6月25日


(51) Int.Cl. ⁸		識別記号	庁内整理番号	FΙ	技術表示箇所	f
H01L 2	1/3065					
C23C 1	6/50	•	,			
C23F	4/00	Α	9352-4K			
H01L 2	21/205				_	
				H01L		
				審査請求	未請求 請求項の数17 FD (全 17 頁))
(21)出顧番号		寺顧平6−331925		(71) 出願人	000002185	
(DI) MAKE (J		10.00			ソニー株式会社	
(22)出顧日		平成6年(1994)12月9日			東京都品川区北品川6丁目7番35号	
			•	(72)発明者	佐野 直樹	
					東京都品川区北品川6丁目7番35号 ソニ	-
					一株式会社内	
				(72)発明者		
					東京都品川区北品川6丁目7番35号 ソニ	-
					一株式会社内	
				(74)代理人	弁理士 山本 孝久	

(54) 【発明の名称】 プラズマ処理装置、プラズマ処理方法及び半導体装置の作製方法

(57)【要約】

[目的] プラズマの遮蔽をより効率よく行うことができ、プラズマ損傷の発生を一層効果的に抑制できるプラズマ処理装置を提供する。

【構成】プラズマを生成するプラズマ生成室10と、プラズマ処理すべき被処理物50を配置するプラズマ処理室20とを備えたプラズマ処理室20との間に少なくとも1枚のプラズマ分離用のメッシュプレート40が配設されており、メッシュプレート40には複数の開口部43が設けられており、開口部の径はプラズマのデバイ長の2倍以下である。あるいは又、メッシュプレートに0ボルトくV。≦30ボルトの電圧V。を印加し得る。



1

【特許請求の範囲】

【請求項1】プラズマを生成するプラズマ生成室と、ブ ラズマ処理すべき被処理物を配置するプラズマ処理室と を備えたプラズマ処理装置であって、プラズマ生成室と プラズマ処理室との間に少なくとも 1 枚のプラズマ分離 用のメッシュブレートが配設されており、該メッシュブ レートには複数の開口部が設けられており、該開口部の 径はプラズマのデバイ長の2倍以下であることを特徴と するプラズマ処理装置。

【請求項2】プラズマ生成室とプラズマ処理室との間に 10 2枚以上のブラズマ分離用のメッシュブレートが配設さ れており、各メッシュプレートに設けられた開口部の径 は、当該メッシュブレートで仕切られた2つの空間の 内、ブラズマ生成室に近い側の空間におけるブラズマの デバイ長の2倍以下であることを特徴とする請求項1に 記載のブラズマ処理装置。

【請求項3】プラズマ生成室における電子密度をn、、 電子温度をT。としたとき、ブラズマ生成室に隣接した メッシュプレートに設けられた開口部は2(k T。ε。/n。e²) 1/2の2倍以下(但し、kはボルツマン定数、 ϵ 。は真空の誘電率、eは電子の電荷)であることを特 徴とする請求項1又は請求項2に記載のプラズマ処理装 置。

【請求項4】プラズマを生成するプラズマ生成室と、プ ラズマ処理すべき被処理物を配置するプラズマ処理室と を備えたプラズマ処理装置であって、生成室とプラズマ 処理室との間に少なくとも 1 枚のプラズマ分離用のメッ シュブレートが配設されており、該メッシュブレートに 複数の開口部が設けられており、該メッシュプレートに 0 ボルト<V。≦30 ボルトの電圧V。を印加し得ること を特徴とするブラズマ処理装置。

【請求項5】プラズマ処理室に配置されたプラズマ処理 すべき被処理物の表面電位と、該被処理物に隣接するメ ッシュプレート近傍のプラズマ空間電位とが略同一とな るように、該被処理物に隣接した該メッシュプレートに 印加する電圧V。を制御することを特徴とする請求項4 に記載のプラズマ処理装置。

【請求項6】プラズマ生成室とプラズマ処理室との間に 2枚以上のブラズマ分離用のメッシュブレートが配設さ れており、各メッシュプレートに印加する電圧V。を略 同一にすることを特徴とする請求項4又は請求項5に記 載のプラズマ処理装置。

【請求項7】プラズマ処理装置は、膜形成を目的とした リモートプラズマCV D装置又はスパッタ装置であるこ とを特徴とする請求項1乃至請求項6のいずれか1項に 記載のプラズマ処理装置。

【請求項8】プラズマ処理装置は、エッチングを目的と したラジカルビームエッチング装置であることを特徴と する請求項1乃至請求項6のいずれか1項に記載のプラ ズマ処理装置。

【請求項9】ブラズマ処理装置は、フォトレジストの灰 化を目的としたアッシング装置であることを特徴とする 請求項1乃至請求項6のいずれか1項に記載のブラズマ

処理装置。

【請求項10】請求項1乃至請求項6のいずれか1項に 記載のプラズマ処理装置を用いて、プラズマ処理室に配 置された基体上に薄膜を成膜することを特徴とするブラ ズマ処理方法。

【請求項11】請求項1乃至請求項6のいずれか1項に 記載のプラズマ処理装置を用いて、プラズマ処理室に配 置された基体上に形成された薄膜をエッチングすること を特徴とするプラズマ処理方法。

【請求項12】請求項1乃至請求項6のいずれか1項に 記載のプラズマ処理装置を用いて、プラズマ処理室に配 置された基体上に形成されたフォトレジストを灰化する ことを特徴とするブラズマ処理方法。

【請求項13】半導体装置は絶縁ゲート型電界効果トラ ンジスタであり、請求項1乃至請求項6のいずれか1項 に記載のプラズマ処理装置を用いて、プラズマ処理室に 配置された基体上に絶縁膜を成膜することを特徴とする 20 半導体装置の作製方法。

【請求項14】絶縁膜は、SiOュ膜、SiN膜、Si ON膜、あるいはこれらの膜の積層構造から成ることを 特徴とする請求項13に記載の半導体装置の作製方法。

【請求項15】基体は、単結晶半導体材料、アモルファ ス半導体材料又は多結晶半導体材料から成ることを特徴 とする請求項13又は請求項14に記載の半導体装置の 作製方法。

【請求項16】基体は、レーザでの加熱によって多結晶 30 化された多結晶シリコン層から成ることを特徴とする請 求項15に記載の半導体装置の作製方法。

【請求項17】半導体装置は太陽電池であり、請求項1 乃至請求項6のいずれか1項に記載のプラズマ処理装置 を用いて、ブラズマ処理室に配置された基体上に保護用 絶縁膜を成膜することを特徴とする半導体装置の作製方

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ブラズマ処理装置、並 びにかかるブラズマ処理装置を用いたブラズマ処理方法 及び半導体装置の作製方法に関する。より具体的には、 本発明は、プラズマ発生領域と被処理物処理領域とを分 離するリモートプラズマ法の実施に適したプラズマ処理 装置に関し、より詳しくは、プラズマCV D法やプラズ マエッチング法、アッシング (灰化) 法等において、大 面積の被処理物(例えば、ウエハや各種基板)を短時間 で良好に処理できるブラズマ処理装置、並びにかかるブ ラズマ処理装置を用いたプラズマ処理方法及び半導体装 置の作製方法に関する。

[0002] 50

【従来の技術】例えば、アクティブマトリックス型の液 **晶ディスプレイ装置においては、そのスイッチング素子** は、絶縁ゲート型トランジスタ(MISトランジスタ) から成るTFT (Thin Film Transistor: 薄膜トランジ スタ) によって構成されている。そして、大面積のMI S型半導体装置を低温プロセスで作製するための検討が 盛んに行われている。この場合、基板として、一般に、 砌珪酸ガラスあるいはプラスチック等の低融点材料若し くは耐熱性の低い材料が使用されている。従って、TF Tの作製、より具体的には、例えばゲート絶縁膜の形成 10 を、例えば600 C以下の低温で行う必要がある。然 るに、600°C以下のプロセス温度では、例えば熱酸 化といった従来のゲート絶縁膜形成方法を用いることが できない。それ故、現在、様々なゲート絶縁膜形成技術 が検討されている。その中でも、ゲート絶縁膜形成方法 として、ゲート絶縁膜の成膜における基板温度を600 C以下とし得るプラズマCVD (化学的気相成長)法 が提案されている。このプラズマCVD法によるゲート 絶縁膜形成方法は、大面積且つ均一な絶縁膜の成膜が容 易であるという点で有望である。

[0003]

【発明が解決しようとする課題】しかしながら、従前の知見によれば、プラズマCVD法による絶縁膜の形成においては、低温成膜ができる利点はあるものの、プラズマによる絶縁膜の損傷によって、目的とする優れた特性を有するMISトランジスタの作製が困難であるという問題がある。即ち、例えばnチャネル型MISトランジスタにおいては、助作がデブレション型となる。また、pチャネル型MISトランジスタにおいては、所定の負の電圧をゲート電極に印加してもトランジスタがオンしないという関値電圧Vthの増大化現象が生じる。その結果、nチャネル型及びpチャネル型トランジスタを用いた回路の集積化が困難となっている。

【0004】とのような現象は、ゲート絶縁膜の成膜時 等におけるプラズマ照射によって発生するゲート絶縁膜 中の格子欠陥に起因した正電荷によって生じると考えら れている。即ち、との正電荷は、例えば例えばSiOx から成るゲート絶縁膜中のSiのダングリングボンド (未結合手)、即ち酸紫空孔等の欠陥によって発生する と考えられている。そして、との正電荷がゲート絶縁膜 40 と半導体(例えばSi)との界面近傍に存在すると、フ ラットバンド電圧の負方向へのシフト(移動)がもたら される。その結果、上述したnチャネル型MISトラン ジスタのデブレション型化、pチャネル型MISトラン ジスタの閾値電圧Vtoの増大化が生じると考えられてい る。また、強度のプラズマを照射した場合、上述のゲー ト絶縁膜のブラズマ損傷と同時に、不純物がゲート絶縁 膜へ混入するという現象も起こり得る。この不純物が、 例えばナトリウムのような可動性且つイオン性の不純物

らず、MISトランジスタの紫子特性の安定性が大きく 損なわれる。

【0005】フラットバンド電圧のシフトは通常数ボルトである。従って、MISトランジスタの動作電圧が比較的高い場合(例えば±20V程度である場合)、4V程度のフラットバンド電圧のシフトは許容できる。しかしながら、昨今ますます要求が高まっている低電圧駆動、例えばCMOS回路の5V駆動を考えた場合には、このような大きなフラットバンド電圧のシフトは許容することができない。

【0006】従って、これらの問題を解決するには、絶縁膜/半導体界面におけるプラズマ損傷の発生を極力低減しなければならない。そのため、ゲート絶縁膜を形成すべき基体(半導体基板等)を直接プラズマに晒さないような構造を有するプラズマCVD装置の開発が活発に行われている。例えば本出願人によって提案された平行平板型リモートプラズマ装置はその一例である(特開平5-21393号公報参照)。

【0007】ところが、この公開公報に開示された平行 20 平板型リモートプラズマ装置を用いた場合であっても、 基体に対するプラズマ中の荷電粒子の遮蔽が完全になされるわけではない。そのため、作製されたMISトランジスタの素子特性に特性劣化や特性ばらつきが認められる。即ち、ゲート絶縁膜中に正電荷が発生し、これがフラットバンド電圧のシフトをもたらし、MISトランジスタの素子特性を損なっている。

【0008】半導体装置の製造工程においては、各種材料をプラズマエッチングしたり、フォトリソグラフィ技術において用いられるフォトレジストを除去するためにフォトレジストのプラズマによるアッシング(灰化)を行っている。とれらの場合においても、被処理物や基体にプラズマ損傷が発生し、被処理物や基体の品質、特性の劣化、あるいは又、最終製品である半導体装置の特性劣化を招いている。

【0009】従って、本発明の第1の目的は、プラズマの遮蔽をより効率よく行うことができ、ブラズマ損傷の発生を一層効果的に抑制できるプラズマ処理装置を提供することにある。更に、本発明の第2の目的は、ブラズマの遮蔽をより効率よく行うことができ、基体に対するブラズマ処理を行い得るブラズマ処理方法を提供することにある。本発明の第3の目的は、プラズマの遮蔽をより効率よく行うことができ、基体に対するブラズマ損傷の発生を一層効果的に抑制でき、優れた特性を有する半導体装置を作製し得る半導体装置の作製方法を提供することにある。

[0010]

膜へ混入するという現象も起こり得る。この不純物が、 【課題を解決するための手段】上記の第1の目的を達成 例えばナトリウムのような可動性且つイオン性の不純物 するための本発明の第1の態様に係るブラズマ処理装置 である場合、フラットバンド電圧のシフトの発生のみな 50 は、ブラズマを生成するプラズマ生成室と、ブラズマ処 5

理すべき被処理物を配置するプラズマ処理室とを備えたプラズマ処理装置であって、プラズマ生成室とプラズマ処理室との間に少なくとも1枚のプラズマ分離用のメッシュプレートが配設されており、該メッシュプレートには複数の開口部が設けられており、該開口部の径はプラズマのデバイ長の2倍以下であることを特徴とする。

【0011】開口部の径の下限値は、メッシュプレート における開口部の形成技術に依存する。開口部を例えば パンチング加工で形成する場合、開口部の径の下限値は 0.1 mm程度である。一方、開口部を例えばエッチング加工で形成する場合、開口部の径の下限値は 0.01 mm程度である。

【0012】本発明の第1の態様に係るブラズマ処理装置においては、ブラズマ生成室とブラズマ処理室との間に2枚以上のブラズマ分離用のメッシュブレートが配設されており、各メッシュブレートに設けられた開口部の径は、当該メッシュブレートで仕切られた2つの空間の内、ブラズマ生成室に近い側の空間におけるブラズマのデバイ長の2倍以下である態様を含めることができる。【0013】更には、ブラズマ生成室における電子密度をn。、電子温度をT。としたとき、ブラズマ生成室に隣接したメッシュプレートに設けられた開口部の径を、

(kT,ε,/n,e²) 1/2の2倍以下(但し、kはボル

ツマン定数、ε。は真空の誘電率、e は電子の電荷)と

する態様を含めることができる。

【0014】上記の第1の目的を達成するための本発明 の第2の態様に係るプラズマ処理装置は、プラズマを生 成するプラズマ生成室と、プラズマ処理すべき被処理物 を配置するプラズマ処理室とを備えたプラズマ処理装置 であって、生成室とプラズマ処理室との間に少なくとも 1枚のプラズマ分離用のメッシュプレートが配設されて おり、該メッシュプレートには複数の開口部が設けられ ており、該メッシュプレートにOボルト<V。≦30ボ ルト、好ましくは10ボルト≦V。≦30ボルト、より 好ましくは10ボルト≦Ⅴ。≦20ボルトの電圧Ⅴ。を印 加し得ることを特徴とする。メッシュプレートに印加す る電圧∨。が0ボルト<∨。≤30ボルトの範囲から逸脱 すると、メッシュプレート近傍のプラズマ空間電位と被 処理物の表面電位との間の電位差によってプラズマ中の 荷電粒子がこれらの間で加速されそして被処理物に衝突 する。その結果、被処理物にプラズマ損傷が発生してし

【0015】本発明の第2の態様に係るプラズマ処理装置においては、プラズマ処理室に配置されたプラズマ処理すべき被処理物の表面電位と、該被処理物に隣接するメッシュプレート近傍のプラズマ空間電位とが略同一となるように、該被処理物に隣接した該メッシュプレートに印加する電圧V。を制御する態様を含めることができる。

【0016】更には、プラズマ生成室とプラズマ処理室 50 ズマ処理室にガス排気部が設けられていることが好まし

との間に2枚以上のブラズマ分離用のメッシュブレートが配設されており、各メッシュブレートに印加する電圧 V。を略同一にする態様を含めることができる。

【0017】尚、本発明の第2の態様に係るプラズマ処 理装置におけるメッシュブレートに設けられた開口部に 対して、本発明の第1の態様に係るプラズマ処理装置の 特徴である開口部の径の規定を適用することもできる。 【0018】メッシュプレートを多数枚プラスマ処理装 置に装着することは、プラズマ遮蔽の効果が増す方向に なる。プラズマ処理装置において薄膜を成膜する場合、 成膜速度は、基本的には気相中で生成された電気的に中 性なプリカーサーS i O*(反応前駆体)が被処理物(基 体) の表面に堆積する速度に依存する。従って、メッシ ュプレートによって荷電粒子を遮蔽しても、メッシュブ レートを配設していない場合と比較して、成膜速度はあ まり変わることはない。しかしながら、あまり多数のメ ッシュプレートを装着すると、メッシュプレート上への 膜堆積が顕著となり、被処理物(基体)表面上での成膜 速度が低下する要因となるので、注意が必要である。ま た、メッシュブレートの枚数の上限はプラズマ処理装置 を排気する際のコンダクタンスの低下によっても制限さ れる場合がある。それ故、本質的には上限は無いが、実 用上は最高10枚で十分である。

【0019】メッシュプレートの開口部の平面形状は、 円形や多角形、楕円等、任意の形状とすることができ る。開口部の平面形状が円形の場合、開口部の径はかか る円の直径であり、開口部の平面形状が多角形の場合、 開口部の径はかかる多角形の内接円の直径を意味する。 開口部の平面形状が楕円の場合、開口部の径はかかる楕 円の長軸の長さを意味する。また、開口部の平面形状が 任意の形状の場合、かかる形状を横切る直線と、かかる 形状の交わる2つの交点間の距離の内、最も長い距離を 開口部の径とする。開口部は、矩形、正三角形や正六角 形の頂点上等、任意のパターンに配列することができ る。メッシュプレート単位面積当りの開口部の個数は、 メッシュプレートの全領域で一定としてもよいし、例え ば、メッシュブレートの中央部では個数を多くし、周辺 部では個数を少なくしてもよいし、場合によっては周辺 部に開口部を設けなくともよい。各開口部の大きさは一 定であっても異なっていてもよい。開口部の軸線方向の 断面形状は、矩形や台形等、任意の形状とすることがで きる。メッシュプレートは、例えばステンレススチール 板等にパンチングやエッチング等の穴開け加工を施すこ とによって、あるいは又、エキスパンドメタルを加工す ることによって、作製することができる。メッシュプレ ート全体の平面形状は、ブラズマ処理装置の形状に依存 して適宜決定すればよいが、円形が最も好ましい。

【0020】また、本発明の第1及び第2の態様に係る プラズマ処理装置においては、プラズマ生成室及びプラ ママ処理室にガス排気部が設けられていることが好まし い。ブラズマ生成室とブラズマ処理室との間に2枚以上のプラズマ分離用のメッシュプレートを配設する場合には、メッシュプレートとメッシュプレートとの間にガス排気部を設ける態様が、ブラズマ処理装置を短時間で排気するために、一層好ましい。尚、本発明のブラズマ処理装置においては、ブラズマ処理装置のメッシュブレート取付部は電気絶縁材料から成り、メッシュブレート取付部はブラズマ処理装置の外壁の一部を構成していることが好ましい。

【0021】本発明のプラズマ処理装置として、例えば、膜形成を目的としたリモートプラズマCVD装置又はスパッタ装置、エッチングを目的としたラジカルビームエッチング装置、あるいは又、フォトレジストの灰化を目的としたアッシング装置を挙げることができる。

[0022]上記の第2の目的を達成するための本発明の第1の態様に係るプラズマ処理方法は、上記の本発明のプラズマ処理装置を用いて、プラズマ処理室に配置された基体上に薄膜を成膜することを特徴とする。

[0023] 更に、上記の第2の目的を達成するための本発明の第2の態様に係るプラズマ処理方法は、上記の本発明のプラズマ処理装置を用いて、プラズマ処理室に配置された基体上に形成された薄膜をエッチングすることを特徴とする。

【0024】あるいは又、上記の第2の目的を達成するための本発明の第3の態様に係るプラズマ処理方法は、上記の本発明のプラズマ処理装置を用いて、プラズマ処理室に配置された基体上に形成されたフォトレジストを灰化することを特徴とする。

【0025】上記の第3の目的を達成するための本発明の第1の態様に係る半導体装置の作製方法は、半導体装 30 置が絶縁ゲート型電界効果トランジスタであり、上記の本発明のプラズマ処理装置を用いて、プラズマ処理室に配置された基体上に絶縁膜を成膜することを特徴とする。

[0026] 本発明の第1の態様に係る半導体装置の作製方法においては、絶縁膜は、SiOz膜、SiN膜、SiON膜、あるいはこれらの膜の積層構造から成ることが好ましい。また、基体は、単結晶半導体材料、アモルファス半導体材料又は多結晶半導体材料から成ることが好ましい。あるいは又、基体を、レーザでの加熱によって多結晶化された多結晶シリコン層から構成することができる。

【0027】上記の第3の目的を達成するための本発明の第2の態様に係る半導体装置の作製方法は、半導体装置が太陽電池であり、上記の本発明のプラズマ処理装置を用いて、プラズマ処理室に配置された基体上に保護用 絶縁膜を成膜することを特徴とする。

[0028]

【作用】一般に、プラズマ中の荷電粒子は、反対符号の 加わっているので、プラズマ中の荷電粒子はメッシュブ 荷電粒子に囲まれ、中心の電荷による電界は遮蔽される 50 レートに捕獲されてしまい、プラズマ処理室におけるプ

ようになる。この遮蔽距離をデバイ長入。と呼ぶ。プラズマ中に金属片や基体等(以下、試料と呼ぶ)を入れると、試料の周りにイオンシースが生じる。このイオンシースにかかる電圧によって、イオンは試料側に引き込まれる。そして、プラズマ中の試料の電荷によって形成される電界が遮蔽され、イオンシースの外側ではブラズマはほぼ一定電位を保つようになる。このような領域を空間電荷領域と呼び、この領域の電位をプラズマ空間電位と呼ぶ。

(0029)ところで、このシースの厚みはデバイ長λ。程度となる。ここで、デバイ長λ。は、電子密度を n。、電子温度をT。としたとき、以下の式で表すことが できる。

 $\lambda_0 = (k T_e \epsilon_0 / n_e e^2)^{-1/2}$ (1) $= 69 (T_e / n_e)^{-1/2}$

但し、k はボルツマン定数、 ϵ 。は真空の誘電率、eは電子の電荷であり、単位はMKS系である。

【0030】上式からも明らかなように、デバイ長λ。はプラズマの状態によって変化する。プラズマ処理装置 20 にも依存するが、通常のRFグロー放電による、比較的デバイ長λ。が短いArブラズマの場合、供給RF電力が10Wの条件下では、電子温度T。及び電子密度 n。は、それぞれ2eV、10°cm⁻³程度である。従って、デバイ長λ。は0.33mm程度となる。

【0031】本発明の第1の態様に係るプラズマ処理装置においては、メッシュプレートに設けられた開口部の径をプラズマのデバイ長の2倍以下とする。例えば上述の条件においては、開口部の径を0.66mm以下とする

【0032】開口部の径がデバイ長の2倍を越える場合、開口部の中心部は空間電荷領域となる。そしてとの領域は、例えばプラズマ発生室内の放電領域における空間電荷領域のプラズマバラメータ(電子密度 n。や電子温度 T。)に等しくなる。その結果、メッシュプレートの存在によって当然プラズマ密度は低下するものの、プラズマ中の電荷粒子である電子や正負イオン等は被処理物(基体)が配置されたプラズマ処理室に開口部を介して漏洩し、ブラズマ処理室におけるブラズマ密度が高くなる。そして、ブラズマ処理室において、プラズマ放電が起こり易くなる。即ち、ブラズマ発生室の高密度プラズマがメッシュプレートの開口部を介してプラズマ処理室に漏洩し、被処理物(基体)がプラズマ損傷を受ける原因となる。

【0033】一方、メッシュプレートに設けられた開口部の径をプラズマのデバイ長の2倍以下とすることによって、メッシュプレートの開口部の中心部には空間電荷領域が存在し得なくなる。即ち、メッシュプレートの開口部全体がシース領域となっており、開口部には電界が加わっているので、プラズマ中の荷電粒子はメッシュプレートに捕獲されてしまい、プラズマ処理室におけるプ

ラズマ密度が大きく低下する。言い換えれば、ブラズマ 中の荷電粒子をメッシュプレートによって効果的に遮蔽 することができ、被処理物(基体)に対するブラズマ損 傷を大きく低減することができる。

【0034】通常、被処理物は、プラズマ処理室内に配 設された被処理物載置部に載置されている。被処理物載 置部を或る一定電位に保ったとしても、被処理物の表面 は、ブラズマ処理中のプラズマ損傷等に起因して必ずし もこの一定電位に制御されるとは限らない。例えば、プ ラズマ処理装置がプラズマCVD装置のような薄膜形成 10 装置であり、例えばSiO、 膜を成膜する場合、プラズ マ損傷の発生によって、SiOz膜中に酸素欠損を有す るような欠陥が生じ、これが正電荷を発生し得る。そし て、この正電荷によって、被処理物載置部がたとえ接地 されていたとしても、被処理物の表面電位は正になる。 【0035】本発明の第2の態様に係るプラズマ処理装 置においては、メッシュプレートに印加する電圧V 。を、0<V。≦30ボルトに制御することで、メッシュ プレート近傍のプラズマ空間電位を被処理物の表面電位 に出来るだけ近づける。その結果、メッシュブレート近 傍のブラズマ空間電位と被処理物の表面電位との間の電 位差によってブラズマ中の荷電粒子がこれらの間で加速 されそして被処理物に衝突することを、効果的に防ぐこ とができる。それ故、被処理物にプラズマ損傷が発生す ることを効果的に防止することができる。

[0036]

【実施例】以下、図面を参照して、実施例に基づき本発明を説明する。尚、実施例のプラズマ処理装置においては、金属製のメッシュプレートによって、プラズマ処理装置の内部をプラズマ生成室とプラズマ処理室に分離する。そして、このようなブラズマ処理装置を用いて、プラズマ損傷の発生を抑制しつつ、基体である半導体基板上に半導体素子(例えばMISトランジスタ)を作製するために薄膜を成膜したり、薄膜をプラズマエッチングしたり、あるいは、半導体素子作製工程にて用いられるフォトレジストのアッシング(灰化)を行う。尚、半導体基板には、その全体が半導体によって構成されるバルク形構成による基板はもとより、例えば絶縁性若しくは半絶縁性基板上に単結晶半導体層、多結晶半導体層、非晶質半導体層が形成された構成による基板をも包含される。

【0037】尚、実施例1~実施例3は、本発明の第1の態様に係るプラズマ処理装置(具体的には、膜形成を目的とした平行平板型のリモートプラズマCVD装置)に関し、実施例4及び実施例5は、本発明の第2の態様に係るプラズマ処理装置(具体的には、膜形成を目的とした平行平板型のリモートプラズマCVD装置)に関する。また、実施例6~実施例8は、本発明の第1の態様に係るプラズマ処理装置を用いた、本発明の第1の態様に係るプラズマ処理方法あるいは本発明の第1及び第2

の態様に係る半導体装置の作製方法に関する。更には、 実施例9は、本発明の第2の態様に係るプラズマ処理装 置を用いた、本発明の第1の態様に係るプラズマ処理方 法に関する。

【0038】(実施例1)実施例1は、本発明の第1の態様に係るブラズマ処理装置である。実施例1におけるブラズマ処理装置は、膜形成を目的とした平行平板型のリモートブラズマCVD装置である。その概略の構造を図1に示す。実施例1のブラズマ処理装置は、基本的にはブラズマ生成室10とブラズマ処理室20を備えている。

【0039】ブラズマ生成室10は、円板形の金属製の外壁部材11と円筒形の金属製の外壁部材12とから構成されている。即ち、ブラズマ処理装置は、金属製の外壁部材11,12,21によって外気と隔離されている。ブラズマ生成室10には、バルブ18付きのガス排気部17が設けられており、図示しない排気ポンプによりブラズマ生成室10内のガスを排気し、ブラズマ生成室10内を真空引きする。ブラズマ生成室10へのブラズマ発生用ガスの導入は、外壁部材11に設けられたバルブ16付きガス導入部15から行う。SiO,を成膜する場合、O,ガス及びHeガスをガス導入部15からブラズマ生成室10内に導入する。ブラズマを生成させるために、外壁部材11に取り付けられた電力導入端73を経て上部電極14にRF電力(13.56MHz)が供給される。

【0040】プラズマ処理室20は、円筒形の金属製の 外壁部材21から構成されている。プラズマ処理室20 には、ガス導入部22、バルブ26付きのガス排気部2 5、バルブ28付きのガス排気部27が備えられてい る。ガス導入部22から導入されたガスは、リング状の ガス拡散器23に設けられた多数の小孔からプラズマ処 理室20の内部に均一に拡散される。そしてプラズマ処 理室20に備えられたガス排気部27から、図示しない 排気ポンプによって排気される。一方、プラズマ生成室 10内に導入されたブラズマ発生用のガスは図1の下方 に流れ、ブラズマ処理室20のガス排気部27から排気 される。プラズマ処理室20の底部には、加熱用ヒータ - (図示せず) を備えそして電気的に接地された被処理 物載置部24が配設されている。との被処理物載置部2 4上にプラズマ処理すべき被処理物(例えばウエハ)5 0を載置する。

【0041】ブラズマ生成室10とブラズマ処理室20とは、円筒形の金属製の外壁部材12で結ばれている。外壁部材12の一部分は、ブラズマ処理室20の外壁部材21を介してブラズマ処理室20の内部に収納されており、ブラズマ処理室20内の外壁部材12の端部はガス拡散器23の上方に位置する。

【0042】外壁部材12にはメッシュブレート40が 50 配設されている。メッシュプレート40は、絶縁材(図 示せず)を介して支持部材44によって外壁部材12に 取り付けられている。尚、外壁部材12の構造や組立方 法、メッシュプレートの取付け方法は適宜変更すること ができる。

【0043】メッシュプレート40は、プラズマ生成室 10とプラズマ処理室20とを空間的に分離する。メッ シュプレート40は金属板から成り、その平面形状は、 図1に示した実施例1のプラズマ処理装置の場合には円 板状である。との円板状のメッシュプレートには、円形 の複数の開口部43が開けられている。プラズマは、プ 10 ラズマ生成室10内で、上部電極14とメッシュプレー ト40との間で発生する。

【0044】実施例1におけるメッシュプレートには、 0.5mm径の開口部43(平面形状は円形)が、一辺 1.0mmの正三角形の頂点上に多数配置されている。 メッシュプレート40は接地されている。プラズマ生成 室10で生成したプラズマの、式(1)で表わされるデ バイ長λ。は0.33mm程度である。従って、開口部 43の径(直径)は、プラズマ生成室10で生成したプ ラズマのデバイ長λ。の2倍以下である。

【0045】実施例1において、プラズマ生成室10に 導入されたガスは、メッシュプレート40に設けられた 開口部43を通り抜けてプラズマ処理室20に流入す る。 開口部43の径をデバイ長λ。の2倍以下とするこ とによって、効果的にプラズマ中の荷電粒子を遮蔽する とができ、被処理物50k対して電気的に中性の励起 された原子種若しくは分子種が主に照射される。その結 果、被処理物50(基体)に対するプラズマ損傷を大幅 に低減することができる。

【0046】一例として、アルゴンガスを用いたリモー トプラズマ法において、実施例1のプラズマ処理装置の メッシュプレート40直下の電子密度と、電力導入端子 13を経て上部電極14に供給された13.56MHz のRF電力(以下、供給RFF電力と呼ぶ)との関係を 図2に示す。アルゴンガスの流量を30sccm、圧力 を40Pa (300ミリトル) とした。プラズマ診断法 は、例えば、AppiledPhysics Letters 65 (2), 1994, p 162 Sano, et al., に示されたラングミュアプローブ解 析を応用した手法に基づいている。

レートに設けられた直径2.0mmの円形形状の開口部 が一辺4.0mmの正三角形の頂点に配置されている場 合の電子密度を示す。また、曲線(b)は、メッシュブ レートに設けられた直径1.0mmの円形形状の開口部 が一辺2.0mmの正三角形の頂点に配置されている場 合の電子密度を示す。更に、曲線(c)は実施例1の場 合、即ち、メッシュプレートに設けられた直径0.5m mの円形形状の開口部が一辺1.0mmの正三角形の頂 点に配置されている場合の電子密度を示す。尚、直径 2.0mm及び1.0mmの開口部においては、開口部 50 施例1と同様に、0.5mm径の開口部43(平面形状

の径はデバイ長の2倍を越えている。各メッシュブレー トの開口率は、全て22.7%で等しい。

12

【0048】図2から明らかなように、メッシュプレー トの開口率が等しいにも拘わらず、電子密度が大きく異 なっている。曲線(b)と曲線(c)を比較すると、電 子密度は2桁以上も異なっていることが判る。実施例1 による曲線(c)の電子密度が低い理由は、前述したよ うに、メッシュプレートに設けられた開口部の径がデバ イ長の2倍以下であり、プラズマ中の荷電粒子がメッシ ュプレートによって効果的に遮蔽されているからであ

[0049] (実施例2) 実施例2は、実施例1の変形 である。実施例2が実施例1と相違する点は、メッシュ プレートの数にある。実施例1においてはメッシュプレ ートを1枚とした。一方、実施例2においてはメッシュ ブレートを3枚とした。実施例2のブラズマ処理装置の 概要を図3に模式的に示す。

【0050】実施例2においては、外壁部材12にメッ シュプレート40、41、42が配設されている。尚、 20 外壁部材12の端部にメッシュブレート42が配設され ている。各メッシュプレート40,41,42は、絶縁 材 (図示せず) を介して支持部材44によって外壁部材 12に取り付けられている。各メッシュプレート40. 41、42は接地されている。尚、外壁部材12の構造 や組立方法、メッシュプレートの取付け方法は適宜変更 することができる。こうして、外壁部材12とメッシュ プレート40、41によってプラズマ分離室30が形成 され、外壁部材12とメッシュプレート41、42によ ってプラズマ分離室31が形成される。尚、実施例2に おいては、外壁部材12とメッシュプレート40,4 1. 42との間には隙間45が形成されている。即ち、 外壁部材12の内径は、メッシュプレート40,41, 42の外径よりも大きい。

【0051】外壁部材12にはパルブ35付きガス排気 部34が設けられている。即ち、メッシュプレート40 とメッシュプレート41との間のプラズマ分離室30に はガス排気部34が設けられている。尚、メッシュプレ ート41とメッシュブレート42との間にガス排気部を 設けてもよい。あるいは又、各プラズマ分離室にガス排 【0047】図2において、曲線(a)は、メッシュプ 40 気部を設けてもよい。プラズマ分離室は、図示しない排 気ポンプにより排気され、真空引きされる。

> 【0052】メッシュプレート40、41、42は、プ ラズマ生成室10とプラズマ処理室20とを空間的に分 離する。メッシュブレート40、41、42は、例えば 同一サイズの金属板であり、その平面形状は、図3に示 した実施例2のプラズマ処理装置の場合には円板状であ る。この円板状のメッシュプレート40、41、42に は、円形の複数の開口部43が開けられている。実施例 2におけるメッシュプレート40,41,42には、実

は円形)が、一辺1.0mmの正三角形の頂点上に多数 設けられている。

【0053】即ち、ブラズマ生成室10における電子密度を n_e 、電子温度を T_e としたとき、ブラズマ生成室10に隣接したメッシュブレート40に設けられた開口部 43の径r は、r ≤ 2 (k T_e ϵ_e / n_e e^2) 1/2 を満足している。

【0054】尚、メッシュプレート40, 41, 42の それぞれにおける開口部43の径は同一でなくともよ い。例えば、メッシュプレート41に設けられた開口部 10 43の径を、メッシュプレート40に設けられた開口部 43の径より大きくしてもよい。その理由は、メッシュ ブレートで仕切られた2つの空間の内、ブラズマ生成室 10に遠い側の空間におけるプラズマの電子密度は、ブ ラズマ生成室10に近い側の空間におけるプラズマの電 子密度よりも、例えば10~゚オーダーで小さくなり、そ の結果、デバイ長ん。の値が大きくなるからである。同 様の理由で、メッシュプレート42に設けられた開口部 43の径を、メッシュプレート41に設けられた開口部 43の径より大きくしてもよい。但し、複数のメッシュ プレートの内、少なくとも1枚のメッシュプレートにお いて、かかるメッシュプレートに設けられた開口部の径 の大きさを、かかるメッシュプレートで仕切られた2つ の空間の内、プラズマ生成室10に近い側の空間におけ るブラズマのデバイ長の2倍以下とする必要がある。

【0055】実施例2においては、ブラズマ生成室10に導入されたガスは、メッシュブレート40、41、42に設けられた開口部43、及び外壁部材12と各メッシュプレート40、41、42との間に設けられた狭い隙間45を通り抜けてブラズマ処理室20に流入する。このような構造にすることで、ブラズマ処理室20内にガス拡散器23から導入されたガスが、図3の上方に逆拡散してブラズマ生成室10まで到達することを困難にしている。

【0056】(実施例3)実施例3も、実施例1の変形である。実施例3が実施例1と相違する点は、メッシュプレートの数、及びメッシュプレートの構造にある。実施例3においてはメッシュプレートを2枚とした。実施例3のブラズマ処理装置の概要を図4に模式的に示す。

【0057】実施例3のブラズマ処理装置には、2つの 40 メッシュプレート40A、41Aが配設されている。メッシュプレート40Aの構造は、実施例1にて説明したメッシュプレート40と同じ構造である。一方、メッシュプレート41Aは、ガス拡散器としての機能も有している。即ち、メッシュプレート41Aは、中空円盤構造を有し、上板41B及び下板41Cには開口部43が設けられている。また、メッシュプレート41Aの中空部41Dにはガス導入部22が接続されており、メッシュプレート41Aの中空部41Dに導入されたガスは下板41Cに設けられた開口部43からブラズマ処理室20 50

の内部に均一に拡散される。しかも、ブラズマ生成室 1 0 に導入されたガスは、メッシュプレート 4 0 A、4 1 Aに設けられた開口部 4 3 を通り抜けてブラズマ処理室 2 0 に流入する。メッシュプレート 4 0 A 及び 4 1 A は、接地されている。メッシュプレート 4 0 A ,4 1 A には、0.5 mm径の開口部 4 3(平面形状は円形)が、一辺1.0 mmの正三角形の頂点上に多数設けられている。開口部 4 3 の径は、プラズマ生成室 1 0 で生成したプラズマのデバイ長 A。の2 倍以下である。

14

[0058] (実施例4) 実施例4は、本発明の第2の態様に係るブラズマ処理装置に関する。実施例4におけるプラズマ処理装置は、平行平板型のブラズマCVD装置である。その概略の構造を図5に示す。。実施例4のブラズマ処理装置が実施例1と相違する点は、メッシュブレート40に電圧(V。)を印加するために可変直流電源46を備えている点にある。その他の構成は実施例1にて説明したブラズマ処理装置と同じであり、詳細な説明は省略する。尚、メッシュブレート40に印加する電圧V。を、0ボルト<V。≦30ボルトの範囲で制御する。メッシュブレート40に設けられた開口部43の径は、ブラズマ生成室10で生成したブラズマのデバイ長入。の2倍を越えてもよいが、デバイ長の2倍以下とすることが好ましい。

【0059】一例として、アルゴンガスを用いたリモートプラズマ法において、実施例4のプラズマ処理装置のメッシュプレート40直下におけるプラズマ空間電位(プラズマポテンシャル)と、メッシュプレート40に印加した電圧(V。)との関係を図6の(A)に示す。電力導入端子13を経て上部電極14に供給されたRF電力(13.56MHz)を10W、アルゴンガス流量を30sccm、アルゴンガス圧力を40Pa(300ミリトル)とした。図6の(A)から、プラズマ空間電位(プラズマポテンシャル)は、メッシュプレートに印加される電圧(V。)の変化に対して、ほぼ直線的に変化していることが判る。尚、供給RF電力を5W~20Wまで変化させたが同様の傾向が認められた。

【0060】また、メッシュプレート40直下の電子密度と、電力導入端子13を経て上部電極14に供給されたRF電力(13.56MHz)の関係を図6の(B)に示す。アルゴンガス流量を30sccm、アルゴンガス圧力を67Pa(500ミリトル)とした。図6の(B)から、電子密度は供給RF電力に比例して増加していることが判る。尚、メッシュプレートに印加される電圧を-20ボルトから+20ボルトまで変化させたが同様の傾向が認められた。

【0061】(実施例5)実施例5は、実施例4で説明 したプラズマ処理装置の変形である。図7に示す実施例 5のプラズマ処理装置には、実施例4のプラズマ処理装 置と異なり、2つのメッシュプレート40A、41Aが 60 配設されている。メッシュプレート40Aの構造は、実 施例4にて説明したメッシュプレート40と同じ構造で ある。一方、メッシュプレート41Aは、実施例3で説 明したメッシュプレート41Aと同じ構造を有する。メ ッシュプレート40A及び41Aには、可変直流電源4 6A. 47Aから直流が供給される。

15

【0062】(実施例6)実施例6は、プラズマ処理室 に配置された基体上に薄膜を成膜するプラズマ処理方法 に関する。実施例6においては、薄膜はSiOz膜から 成るゲート絶縁膜とした。また、基体は、単結晶半導体 材料、具体的にはシリコン半導体基板から成る。

【0063】実施例6においては、本発明の第1の態様 に係るプラズマ処理装置を用いた。即ち、実施例6にお いては、プラズマ生成室10とプラズマ処理室20の間 に、メッシュプレート40A、41Aが配設された実施 例3にて説明した構造を有する平行平板型のプラズマC VD装置から成るプラズマ処理装置を用いた。メッシュ プレート40A,41Aに設けられた開口部43の径 は、プラズマ生成室10で生成したプラズマのデバイ長 λ。の2倍以下である。尚、メッシュプレート40A, 41Aは接地されている。

【0064】とれによって、プラズマ生成室10で発生 したプラズマ中の電子あるいは正負イオンの荷電粒子が メッシュプレート40A、41Aを介してプラズマ処理 室20に漏洩することを効果的に抑制することができ る。その結果、被処理物載置部24に載置された基体で あるシリコン半導体基板に、中性ラジカル、即ち、電気 的に中性の励起原子種若しくは励起分子種が主に照射さ れる。従って、基体(例えばシリコン半導体基板)の表 面あるいはその上に形成される絶縁膜(例えばSiO, から成るゲート絶縁膜)が荷電粒子によって損傷を受け 30 ゲート絶縁膜に対するプラズマ損傷が少ないことが判 るととを効果的に防止できる。尚、プラズマ処理装置 は、実施例3にて説明したプラズマ処理装置に限定され るものではない。

【0065】図2及び図6の(B)に示したように、供 給RF電力が増加するに伴い、プラズマ中の電子密度が 増加するので、シリコン半導体基板から成る基体へのブ ラズマ損傷の発生を抑制するためには、供給RF電力 を、放電を維持できる範囲において出来る限り低くする ことが望ましい。尚、以下の各実施例においても同様で ある。

【0066】とのようなプラズマ処理装置を用いて、ゲ ート絶縁膜を基体であるシリコン半導体基板上に形成す る。実施例6においては、具体的には、基体として、ボ ロンBが10いatoms/cm'ドープされたp型のシリコ ン単結晶基板を用いた。そして、その一主面上に、基板 温度を270°Cとして、図4に示した平行平板型のプ ラズマCVD装置から成るプラズマ処理装置を用いて、 Si〇,から成り厚さ100nmのゲート絶縁膜を成膜 した。そのために、ガス導入部15から酸素〇、ガス及 びHeガスをプラズマ生成室10に供給し、一方、ガス 50 明した構造を有する平行平板型のプラズマCVD装置か

導入部22からモノシランSiH,ガス及びHeガスを プラズマ処理室20に供給した。

【0067】次いで、ゲート絶縁膜の上にアルミニウム の蒸着膜から成るゲート電極を形成して、MISキャパ シタ (MISダイオード) を作製した。そして、その電 気容量-電圧(C-V)特性を測定した。測定結果を図 8の(A) に示す。

【0068】また、プラズマ損傷の発生低減を、半導体 装置の特性面から確認するために、比較例1として、直 10 径1.0 mmの円形形状の開口部が一辺2.0 mmの正 三角形の頂点に多数配置されているメッシュプレートを 用いて、実施例6と同様の方法・条件でMISキャパシ タ (MISダイオード)を作製した。そして、その電気 容量-電圧(C-V)特性を測定した。比較例1の測定 結果を図8の(B)に示す。尚、開口部の径が1.0m mの場合、かかる開口部の径は、プラズマ生成室10で 生成したプラズマのデバイ長λ。の2倍を越えている。

【0069】図8から明らかなように、実施例6(開口 部の径が0.5mm)の場合、フラットバンド電圧は-20 0.89 V であり、比較例1 (開口部の径が1.0 m m) の場合、フラットバンド電圧は-2. 16 V であっ た。即ち、比較例1の場合と比較して、実施例6の場合 の方がフラットパンド電圧のシフトが少ない。このこと は、プラズマ損傷によって生成されるゲート絶縁膜中の 正電荷は、実施例6の場合の方が少ないことを意味して いる。また、ミッドギャップにおける界面準位密度は、 実施例6及び比較例1の場合、それぞれ、2.3×10 1°cm-'eV-1及び7、1×1011cm-'eV-1であっ た。実施例6の場合、界面準位密度が小さいことから、

【0070】メッシュプレートに設けられた開口部の径 をデバイ長の2倍以下にすることによるプラズマ遮蔽効 果は、上述のMISキャバシタ(MISダイオード)の みに当てはまるものではなく、TFTを始めとするMI Sトランジスタ作製に適用される効果であることはいう までもない。

【0071】(実施例7)実施例7も、ブラズマ処理室 に配置された基体上に薄膜を成膜するプラズマ処理方法 に関する。更に、実施例7は、本発明の第1の態様に係 る半導体装置の作製方法に関する。即ち、実施例7は、 半導体装置が絶縁ゲート型電界効果トランジスタ(具体 的にはTFT)であり、プラズマ処理室に配置された基 体上に絶縁膜を成膜する半導体装置の作製方法に関す る。実施例7においては、絶縁膜はSiOz膜から成る ゲート絶縁膜とした。また、基体は、レーザでの加熱に よって多結晶化された多結晶シリコン層から成る。

【0072】実施例7においても、本発明の第1の態様 に係るプラズマ処理装置を用いた。即ち、実施例3で説 5成るブラズマ処理装置を用いたが、かかるブラズマ処理装置に限定されるものではない。以下、図9及び図10の工程図を参照して、実施例7のブラズマ処理方法あるいは半導体装置の作製方法を説明する。尚、実施例7においては、メッシュブレート40A、41Aに電圧を印加していない。また、メッシュブレート40A、41Aには、0.5mm径の開口部43(平面形状は円形)が、一辺1.0mmの正三角形の頂点上に多数設けられている。

【0073】 [工程-700] 先ず、ガラス基板100 10 上にB(ボロン) ドープの水素含有アモルファスシリコン(a-Si:H,B) 若しくはP(りん) ドープの水素含有のアモルファスシリコン(a-Si:H,P) から成る第1の半導体層101をプラズマCVD法によって成膜した。次に、フォトリソグラフィ技術及びエッチング技術によって第1の半導体層101をパターニングして、ソース・ドレイン領域形成予定領域上に第1の半導体層101を残した(図9の(A)参照)。

【0074】 [工程-710] その後、第1の半導体層 101の上及び露出したガラス基板100の上に、例え ばノンドープの水素含有のアモルファスシリコン(a-Si:H) から成る第2の半導体層102をCVD法で 成膜する(図9の(B)参照)。

【0075】 [工程-720] そして、第2の半導体層 102にエキシマレーザ光を照射するエキシマレーザアニール法によって、第2の半導体層102を多結晶化する。これと同時に、第1の半導体層101から第2の半導体層102によってソース・ドレイン領域103が形成される。尚、ソース・ドレイン領域の間の第2の半導体層102はチャネル形成領域104に相当する(図9の(C)参照)。第2の半導体層102は、レーザでの加熱によって多結晶化された多結晶シリコン層となり、基体に相当する。

【0076】 [工程-730] 次に、図4に示したプラズマ処理室20内の被処理物載置部24に基体を載置し(具体的にはガラス基板100を載置し)、 SiO_2 から成るゲート絶縁膜105を基体上に成膜する。チャネル形成領域104上の SiO_2 から成るゲート絶縁膜105の厚さを1000の(A)参照)。

【0077】 [工程-740] その後、ソース・ドレイン領域103の上方のゲート絶縁膜105に対して、フォトリソグラフィ技術及びエッチング技術によって開口部を形成し、次いで、開口部内を含むゲート絶縁膜105上に、例えばアルミニウム系合金から成る金属配線材料を例えばスパッタ法や真空蒸着法にて成膜し、かかる金属配線材料をフォトリソグラフィ技術及びエッチング技術によってパターニングする。併せて、チャネル形成領域104の上方の金属配線材料をパターニングする。

とれによって、ソース・ドレイン電極106及びゲート 電極107を形成することができる(図10の(B)参 照)。こうしてTFTを完成させた。

18

[0078] ゲート幅 $(W) = 10 \mu m$ 、ゲート長 $(L) = 10 \mu m O p$ チャネル型TFTの、ドレイン電圧 $(V_o) = -1 V$ におけるドレイン電流 (I_o) ーゲート電圧 (V_c) 特性を評価した。その結果を図110 (A) に示す。

【0079】また、比較例2として、直径1.0mmの 円形形状の開口部が一辺2.0mmの正三角形の頂点に 多数配置されているメッシュブレートを用いて、実施例 7と同様の同様の方法・条件でpチャネル型TFTを作 製した。そして、そのドレイン電流(Ⅰ。)−ゲート電 圧(V_c)特性を評価した。比較例2の測定結果を図1 1の(B) に示す。尚、実施例7(開口部の径が0.5 mm) の場合、かかる開口部の径は、プラズマ生成室 1 0で生成したプラズマのデバイ長λ。の2倍以下であ る。一方、比較例2(開口部の径が1.0mm)の場 合、かかる開口部の径はデバイ長の2倍を越えている。 【0080】図11から明らかなように、実施例7にお いては、オフ電圧、即ちフラットバンド電圧のマイナス 方向のシフトが-0.9Vであるのに対して、比較例2 においては、フラットバンド電圧のマイナス方向のシフ トが-2.0Vとなった。即ち、開口部の径がデバイ長 の2倍を越えている場合の方が、フラットバンド電圧の マイナス方向のシフトが大きい。

【0081】また、サブスレッショールドスイング値 (サブスレッショールド係数)は、実施例7の場合、 0.125V/decadeであるのに対し、比較例2の場 30合、0.23V/decadeとなっている。即ち、開口部の 径がデバイ長の2倍以下である方が、トランジスタの立 ち上がり特性が優れていることを示している。

【0082】更に、オン電流についても、実施例7の場合、 19.23μ A($V_6=-5$ V)であるのに対し、比較例2の場合 4.76μ A($V_6=-7$ Vとした)となっており、開口部の径がデバイ長の2倍以下の方がオン電流が大きい。

【0083】電界効果移動度は、実施例7及び比較例2のそれぞれにおいて、400cm²/Vs及び88cm² 40/Vsであり、これらの結果からも、開口部の径がデバイ長の2倍以下である方が、ブラズマ損傷の発生が少なく、ゲート絶縁膜/基体の界面特性が優れていることが判る。

[0084]また、TFTに適用される本発明のブラズマ処理方法あるいは半導体装置の作製方法は、上述の作製工程、又は上述の素子構造にのみ適用されるものではない。

[0085] (実施例8) 実施例8も、ブラズマ処理室 に配置された基体上に薄膜を成膜するブラズマ処理方法 に関する。更に、実施例8は、本発明の第2の態様に係

る半導体装置の作製方法に関する。即ち、実施例8は、 半導体装置が太陽電池であり、プラズマ処理室に配置さ れた基体上に保護用絶縁膜を成膜する半導体装置の作製 方法に関する。基体は、例えばガラス基板上に形成され た、単結晶半導体材料層、アモルファス半導体材料層又 は多結晶半導体材料層から構成すればよい。保護用絶縁 膜は、SiOz膜、SiN膜、SiON膜、あるいはと れらの膜の積層構造から構成することができる。

【0086】実施例8においても、本発明の第1の態様 に係るプラズマ処理装置を用いた。即ち、実施例3で説 10 明した構造を有する平行平板型のプラズマCVD装置か ら成るプラズマ処理装置を用いたが、かかるプラズマ処 理装置に限定されるものではない。尚、実施例8 におい ては、メッシュプレート40A、41Aに電圧を印加し ていない。また、メッシュプレート40A, 41Aに は、0.5mm径の開口部43(平面形状は円形)が、 一辺1.0mmの正三角形の頂点上に多数設けられてい

【0087】図12に、実施例8の半導体装置である太 陽電池の模式的な一部断面図を示す。実施例8において は、例えばガラス基板200上に下部電極201を形成 した後、この上にn型のアモルファスシリコンから成る 第1の半導体層202、ノンドーブ即ち真性のアモルフ ァスシリコンから成る第2の半導体層203、p型のア モルファスシリコンから成る第3の半導体層204を、 順次、例えば本発明の第1の態様に係るプラズマ処理方 法に基づいたプラズマCVD法によって成膜する。その 後、第3の半導体層203の上に、例えばITO(In とSnの複合酸化膜)から成る透明電極205を被着形 成する。その後、各層をパターニングする。

【0088】次いで、全面に、本発明の第2の態様に係 る半導体装置の作製方法に基づき、例えばSiO、、S i NあるいはSiONから成る表面の保護用絶縁膜20 6を形成する。このように、本発明の第2の態様に係る 半導体装置の作製方法を適用することにより、半導体層 に損傷を与えることなく、高エネルギー変換効率の太陽 電池を作製することができる。

【0089】(実施例9)実施例9も、ブラズマ処理室 に配置された基体上に薄膜を成膜するプラズマ処理方法 に関する。実施例9においては、薄膜はSiOz膜から 成るゲート絶縁膜とした。また、基体は、単結晶半導体 材料、具体的にはシリコン半導体基板から成る。

【0090】実施例9が実施例6と相違する点は、実施 例9においては、本発明の第2の態様に係るプラズマ処 理装置を用いた点にある。即ち、実施例9 においては、 実施例5にて説明した構造を有する平行平板型のプラズ マCVD装置から成るプラズマ処理装置を用いた。尚、 メッシュプレート40A,41Aには可変直流電源46 A. 47Aから直流が供給される。メッシュプレート4 0A,41Aに電圧を印加することによって、メッシュ 50。を印加することによって、界面準位密度低減の効果が

ブレート40A、41A近傍のブラズマ空間電位と基体 の表面電位との間の電位差を0に近づけ、プラズマ中の 荷電粒子がこれらの間で加速されそして基体あるいは成 膜されつつある薄膜や絶縁膜等に衝突することを効果的 に防ぐ。そして、被処理物載置部24に載置された基体 には、中性ラジカル、即ち、電気的に中性の励起原子種 若しくは励起分子種が主に照射される。従って、基体 (例えばシリコン半導体基板) の表面あるいはその上に 形成される薄膜や絶縁膜(例えばSiOzから成るゲー ト絶縁膜)が荷電粒子によって損傷を受けることを効果 的に防止できる。尚、プラズマ処理装置は、実施例5に て説明したプラズマ処理装置に限定されるものではな

20

【0091】実施例9においては、実施例6と同様に、 ゲート絶縁膜を基体であるシリコン半導体基板上に形成 する。実施例9においては、具体的には、基体として、 ボロンBが1013atoms/cm3ドープされたp型のシリ コン単結晶基板を用いた。そして、その一主面上に、基 板温度を270°Cとして、図7に示した平行平板型の プラズマCVD装置から成るプラズマ処理装置を用い て、SiΟ,から成り厚さ0. 1μmのゲート絶縁膜を 成膜した。次いで、ゲート絶縁膜の上にアルミニウムの 蒸着膜から成るゲート電極を形成して、MISキャパシ タ(MISダイオード)を作製した。

【0092】メッシュプレート40A、41Aに印加さ れる電圧(V。)を変化させて、各種のMISキャパシ タ (MISダイオード) を作製した。尚、メッシュプレ ート40A、41Aには同一の電圧(V。)を印加し た。そして、作製したMISキャパシタ(MISダイオ 30 ード)の髙周波1MHzにおける電気容量-電圧特性 (C-V特性)を測定することにより、ゲート絶縁膜と ゲート電極の界面の評価を行った。

【0093】測定結果を図13に示す。図13の(A)

は、メッシュプレート40A、41Aに印加した電圧 (V_o) が+15 Vのときのものであり、図13の (B) はV。が-45Vのときのものである。 図13か ら明らかなように、V。が+15Vの場合、フラットバ ンド電圧は-0.89Vとなり、V。が-45Vの場 合、フラットバンド電圧は-4.44Vであった。即 40 ち、V。が+15 Vの場合の方が、フラットパンド電圧 シフトが少ない。言い換えれば、プラズマ損傷による、 ゲート絶縁膜中の正電荷の生成が少ない。ゲート絶縁膜 の電荷密度は、V。が+15 Vのとき、5×10°cm-' であり、V。が-45Vのとき、1.82×10゚゚cm

【0094】一方、ミッドギャップの界面準位密度は、 V。が-45Vのとき、1. 2×10¹¹ cm⁻¹ e V⁻¹、V 。が+15Vのとき、4.3×101°cm-1eV-1であ った。これより、メッシュプレートに+15Vの電圧V

-¹であった。

得られる。言い換えれば、例えばトランジスタにおいて は、サブスレッショールドスイング値(サブスレッショ ールド係数)が小さく、トランジスタの立ち上がり特性 が優れている。

21

【0095】図14に、ゲート絶縁膜の電荷密度と、メ ッシュブレートに印加した電圧V。の関係を示す。とと では、メッシュブレート40A,41Aに等しい電圧V 。を印加した。図14から明らかなように、V。が+15Vにおいてゲート絶縁膜の電荷密度に最小点がある。と の条件下で、メッシュプレート40A,41A近傍のブ ラズマ空間電位と基体の表面電位との間の電位差が略 0 (即ち、略同一) となり、その結果、ゲート絶縁膜のプ ラズマ損傷の発生が抑制され、ゲート絶縁膜の電荷密度 が低く抑えられていると考えられる。メッシュプレート 40A,41A近傍のプラズマ空間電位と基体の表面電 位との間の電位差が0から離れるに従い、ゲート絶縁膜 の電荷密度の値は髙くなり、またそのばらつきも大きく なる。図14から、メッシュプレートに印加する電圧V 。は、0ポルト<V。≦30ポルト、好ましくは10ポル ト≦V。≦30ボルト、より好ましくは10ボルト≦V。 ≤20ボルトであることが判る。一般的には、ゲート絶 縁膜の電荷密度を評価すれば、かかる電荷によって基体 表面から外側に向かって形成される電場の強度を求める ことができる。これによって、メッシュプレートと基体 との間の距離に応じたとの間の電位差を求めることがで きる。従って、メッシュプレートに印加すべき電圧は、 かかる電位差を打ち消すことができるような電圧とすれ ばよい。

【0096】尚、メッシュプレート40A、41Aに異 なる電圧を印加してもよいが、それぞれに印加する電圧 の差が大きくなると、メッシュプレート40Aとメッシ ュプレート41Aとの間で荷電粒子が大きく加速される 虞があるので、メッシュプレート40A,41Aに印加 する電圧は出来る限り同じ電圧であることが好ましい。 【0097】とのメッシュプレートへの印加電圧V。の 制御によるプラズマ損傷発生の低減は、上述のMISキ ャパシタ (MISダイオード) のみに当てはまるもので はなく、TFTを始めとするMISトランジスタ作製に 適用される効果であることはいうまでもない。例えば、 本発明の第2の態様に係るプラズマ処理装置を用いる点 40 のガスとして、酸素ガスの他に、N,〇等の酸化窒素ガ を除き、実施例7と同様の工程でTFTを作製すること ができ、あるいは又、実施例8と同様の工程で太陽電池 を作製することができる。

【0098】以上、本発明を好ましい実施例に基づき説 明したが、本発明はこの実施例に限定されるものではな い。プラズマの放電の方式は、DC、RF、VHF、マ イクロ波、ECR(電子サイクロトロン)プラズマ、ヘ リコン波のいずれの方式であってもよい。

【0099】実施例においては、プラズマ処理装置とし て、専ら、膜形成を目的としたリモートプラズマCVD 50 く、他の各種半導体装置の作製に適用することができ

装置を説明し、プラズマ処理方法として、プラズマ処理 室に配置された基体上に薄膜をブラズマCVD法で成膜 する方法を説明した。しかしながら、プラズマ処理方法 として、RF又はDCプラズマを用いたスパッタ法を挙 げることができ、ブラズマ処理装置として、かかるスパ ッタ法に適した、二極スパッタ装置、多極スパッタ装 置、マグネトロンスパッタ装置等から成るDCスパッタ 装置若しくはRFスパッタ装置を挙げることができる。 この場合においては、ターゲットと基体との間に本発明 の特徴であるメッシュプレートを配設することにより、 基体におけるプラズマ損傷の発生を抑制することができ

【0100】また、半導体装置を作製するためのエッチ ング工程において、エッチャントが中性ラジカルである ような場合ならば、ラジカルビームエッチング装置から 成る本発明のプラズマ処理装置を用いることにより、荷 電粒子(イオン又は電子)による基体への損傷発生を抑 制しながらドライエッチングを行うことができる。この 場合、エッチングガス(エッチャント)として、S F。、SiCl4、CF4、NF,を例示することができ

【0101】更には、半導体装置の作製等の各種の分野 におけるフォトリソグラフィ工程において、フォトレジ ストを灰化(アッシング)する場合にも、本発明のプラ ズマ処理装置を用いるととにより、基体に対するプラズ マ損傷の発生を抑制しながら、レジストの灰化(アッシ ング) を行うことができる。この場合、一般に酸素ガス の無声放電を行い酸素ラジカルの一種であるオゾン〇」 を発生させる。更には、オゾンの寿命を延ばすために例 えば波長254nmの紫外線水銀ランプを照射しながら レジストの灰化を行う方法がしばしば採られているが、 例えばプラズマ処理室の側壁に紫外線水銀ランプを配設 することにより、効率よく紫外線を酸素ラジカルに照射 することができる。

【0102】プラズマ放電させるガス種については、特 に制限はない。上述した、SiO₁から成る絶縁膜の形 成のためのソースガスであるSiの原料ガスとして、モ ノシランSiH₄ガスの他にも、ジシランSi₂H₅ガス や高次シランガスを用いることができる。また、酸化性 スを用いることができる。

【0103】絶縁膜あるいは薄膜はSiOzに限られ ず、SiN、SiONの単層膜あるいはこれらの積層構 造とすることができる。尚、窒化膜(SiN)あるいは 酸化窒化膜(SiON)を成膜する場合には上述したガ スに加え、例えばアンモニアガスを用いる。

【0104】本発明のプラズマ処理方法あるいは半導体 装置の作製方法は、実施例にて説明したMIS型構造を 有する半導体装置を作製する場合に限られるものではな る。また、基体は、シリコンに限られるものではなく、Ge、SiGe固溶体、あるいはSi-Ge系超格子等の積層薄膜構造を有する場合、更には、これらの単結晶材料、非晶質材料、多結晶材料等を挙げることができる。また、絶縁膜として、ゲート絶縁膜の他、層間絶縁膜や平坦化絶縁膜を挙げることができる。

23

【0105】例えば図15に模式的な一部断面図を示す ように、図10の(B)で示したTFTに対して、例え ば本発明の第1の態様に係るプラズマ処理方法あるいは 第1の態様に係る半導体装置の作製方法を適用して、S iN又はSiONから成る層間絶縁膜110を全面に形 成する。次いで、層間絶縁膜110に開口部を形成し、 その後、開口部内を含む層間絶縁膜110上に、例えば アルミニウム系合金から成る金属配線材料を例えばスパ ッタ法や真空蒸着法にて成膜し、かかる金属配線材料を フォトリソグラフィ技術及びエッチング技術によってパ ターニングする。これによって、上層配線111を形成 することができる。更に、その上に、例えば本発明の第 1の態様に係るプラズマ処理方法あるいは第1の態様に 係る半導体装置の作製方法を適用して、SiOzやSi NあるいはSiONから成る表面保護用若しくは平坦化 用の絶縁膜112を形成する。とのようにして、プラズ マ損傷の発生を低減させることができ、優れた素子特性 を有する半導体装置を作製することができる。

[0106] 本発明のプラズマ処理装置は、各種のドーピングを実行するためのプラズマドーピング装置にも適用することができる。

[0107]

【発明の効果】本発明の第1の態様に係るプラズマ処理 装置、あるいは係るプラズマ処理装置を用いたプラズマ 30 的である。 処理方法若しくは半導体装置の作製方法においては、径 がデバイ長の2倍以下の開口部を有するメッシュプレー トを配設するととによって、プラズマの遮蔽、即ち、プ ラズマ中の電子又は正負イオンといった荷電粒子の遮蔽 を効果的に行うことができる。本発明の第2の態様に係 るブラズマ処理装置、あるいは係るブラズマ処理装置を 用いたプラズマ処理方法若しくは半導体装置の作製方法 においては、メッシュプレートに印加する電圧を適切に 制御することによって、基体の表面あるいは成膜中の薄 膜等に入射するプラズマ中の荷電粒子の運動エネルギー 40 を低減することができる。これらの効果によって、ブラ ズマ損傷により、例えば、絶縁膜/基体の界面及びその 近傍において欠陥が生成することを効果的に抑制するこ とができる。

【0108】その結果、例えばゲート絶縁膜を形成した場合、MISトランジスタの索子特性が向上する。即ち、ゲート絶縁膜中の正電荷の生成が低減し、フラットパンド電圧をOVに近づけることができることから、nチャネル型MISトランジスタにおけるデブレション型への移行を回避しエンハンスメント型とすることがで

き、あるいは又、pチャネル型MISトランジスタにおいては関値電圧V_{tb}の増大化を回避できる。従って、MISトランジスタの確実な動作が可能になり、両導電型チャネルのMISトランジスタによる低電圧駆動のCMOS等の集積回路化を容易に行うことができる。

24

【0109】また、本発明の第1あるいは第2の態様に係るプラズマ処理装置、あるいは又、これらのプラズマ処理装置を用いたプラズマ処理方法は、薄膜形成のみならず、プラズマエッチング、レジストのアッシングに対しても適用でき、薄膜形成と同様に、それぞれのプロセスにおいてプラズマ損傷を素子や基体に与えることない。それ故、例えば、フラットバンド電圧のシフト等を効果的に抑制することができる。

【0110】また、同一の基体(例えば半導体基板)に おける索子特性のばらつきを小さくできることから、回 路の集積化が容易となる。更には、MISトランジスタ においては、例えば半導体と絶縁膜の界面特性の向上、 即ち、サブスレッショールドスイング値を下げ、オン電 流を増大させ、オフ電圧を低下させ、閾値電圧V_{L1}を低 20 下させることができ、集積回路の高速動作化が実現でき る。

【図面の簡単な説明】

【図1】実施例1のブラズマ処理装置の構造を示す模式 的である。

【図2】実施例1のプラズマ処理装置における、電子密度とRF電力の関係を示す図である。

【図3】実施例2のプラズマ処理装置の構造を示す模式 的である。

【図4】実施例3のプラズマ処理装置の構造を示す模式 的である。

【図5】実施例4のブラズマ処理装置の構造を示す模式的である。

【図6】実施例4のプラズマ処理装置における、プラズマ空間電位とメッシュプレートに印加した電圧との関係、及び電子密度とRF電力の関係を示す図である。

【図7】実施例5のブラズマ処理装置の構造を示す模式 的である。

【図8】実施例6及び比較例1における電気容量-電圧 (C-V) 特性測定結果を示す図である。

【図9】実施例7の半導体装置の作製方法の各工程を説明するための工程図である。

【図10】図9に引き続き、実施例7の半導体装置の作製方法の各工程を説明するための工程図である。

【図11】実施例7及び比較例2におけるドレイン電流 (I_o) - ゲート電圧 (V_o) 特性結果を示す図である。

【図12】実施例8の半導体装置である太陽電池の模式 的な一部断面図である。

【図13】実施例9における電気容量-電圧(C-V) 特性測定結果を示す図である。

50 【図14】実施例9における、ゲート絶縁膜の電荷密度

26

とメッシュブレートに印加した電圧V。の関係を示す図である。

【図15】本発明の半導体装置の作製方法を適用した、 多層配線構造を有するMISトランジスタの模式的な一 部断面図である。


【符号の説明】

- 10 プラズマ生成室
- 11, 12, 12A, 21, 32, 33 外壁部材
- 13 電力導入端子
- 14 上部電極
- 15,22 ガス導入部
- 17, 25, 27, 34 ガス排気部
- 16, 18, 26, 28, 35 パルブ
- 20 プラズマ処理室
- 23 ガス拡散器
- 24 被処理物載置部
- 30,31 プラズマ分離室

*40, 40A, 41, 41A, 42 メッシュブレート


- 43 開口部
- 4.4 支持部材
- 46 可変直流電源
- 50 被処理物
- 100,200 ガラス基板
- 101, 202 第1の半導体層
- 102, 203 第2の半導体層
- 103 ソース・ドレイン領域
- 10 104 チャネル領域
 - 105 ゲート絶縁膜
 - 106 ソース・ドレイン電極
 - 107 ゲート電極
 - 201 下部電極
 - 204 第3の半導体層
 - 205 透明電極
- * 206 表面の保護用絶縁膜

【図1】





【図2】

RF電力と電子密度の関係





【図12】














[図7]





【図10】








[図11]

















THIS PAGE BLANK (USPTO)